- HOME

- 제품소개

- 제품솔루션

- Soc 솔루션
-
-

Virtex-6 LX760 FPGA 1개 탑재 가능한 SoC/ASIC 설계 및
- 검증모듈
FPGA 게이트 7천만, ASIC 게이트 7백만 수용
ARM Cortex A8, ARM11 (S3C6410), ARM926, ARM136,
- MPCore 지원
FPGA 전 핀에 Trace Length Matching 설계로 컨넥터
- Skew 최소화
LVDS Impedance 매칭으로 고속 LVDS 동작
LX760 1160핀 I/O 사용 가능
Clock Generator및 Fan-out Buffer 적용으로 Clock
- Skew 최소화
SystemACE 내장으로 대용량 Configuration
JTAG을 통한 ILA 사용 가능

-
SoC / ASIC 을 개발시 ASIC Gate 용량이 증가함에 따라 프로토타이핑 하고자 할 경우에는 대용량의 FPGA가 필요합니다. RPS-760M은 Xilinx의 최신 Virtex6 XC6VLX760을 FPGA모듈로서 RPS-7601, RPS-7604, RPS-7601CT에 사용가능하며 동일한 FPGA 모듈을 3개까지Stacking 할 수 있어 FPGA모듈의 추가만으로도 게이트 용량 확장이 가능한 구조입니다.
최신의 SoC 프로토타이핑 시에는 대용량의 FPGA가 필요합니다. RPS-760M은 Xilinx의 최신 Virtex6 XC6VLX760을 탑재한 모듈로 베이스보드에 장착되어 동작하는 FPGA 모듈로서 4개의 Upper Connector를 이용하여, 모듈을 실장하거나 4개의 Lower Connector를 이용하여 RPS-7601, RPS-7604, RPS-7601CT 프로토타이핑 시스템 또는 FPGA모듈 위에 Stacking이 가능한 구조의 Flexible Modular FPGA 모듈입니다.
RPS-760M 모듈의 각 IO Connector는 VCC와 GND를 제외하고 120핀의 IO를 사용할 수 있으며, ClockCapable/Vref핀의 배치가 동일하여, 모듈을 모든 Connector에 사용할 수 있습니다. 총 8개의 커넥터에 모듈의 장착이 가능하며 각각 다른 IO Standard로 설정하여 사용할 수도 있습니다.
각 커넥터별로 전원분리(9개)되어 다양한 주변장치 모듈을 동시에 사용할수 있으며, Xilinx MIG를 통해 생성한 메모리 컨트롤러를 사용할수 있도록 설계되어 있습니다.
Trace length matching 설계를 통해 각 컨넥터 Skew를 최소화하였으며 LVDS Impedance Matching되어 LVDS를 지원하여 고속 동작이 가능합니다.
베이스보드로부터의 4개의 LVDS 또는 Single Ended 클럭입력을 받을수 있으며, FPGA에 연결된 16개의 클럭 I/O컨넥터(16개)를 이용하여, 케이블을 통한 클럭 라우팅이 가능합니다.
클럭 및 리셋, LED, PBSW제외한 FPGA의 대부분의 IO(1160개)를 사용할수 있도록 설계하였습니다.
보드상에서 4개의 클럭소스를 가지며, 클럭은 1~340MHz의 범위를 가진 클럭 제네레이터가 3개, 31.25~700MHz의 범위를 갖는 클럭제네레이터가 1개로 구성되며, 모듈 스태킹시에도 각 모듈로 공급 되는 클럭의 스큐가 최소화 되도록 설계되어 있습니다.

RPS-760M
RPS-760M은 Xilinx의 최신 Virtex6 XC6VLX760을 탑재한 모듈로 베이스보드에 장착되어 동작하며, 4개의 Upper Connector를 이용하여, 모듈을 실장하거나 4개의 Lower Connector를 이용하여 베이스보드 또는 FPGA모듈 위에 Stacking이 가능 Flexible Modular FPGA 보드입니다.
RPS-760M 모듈의 각 IO Connector는 각각 120핀의 IO를 사용할 수 있으며, ClockCapable/Vref/Vrn/Vrp핀의 배치가 동일하여, 모듈을 모든 Connector에 사용할 수 있습니다. 총 8개의 커넥터에 모듈의 장착이 가능하며 각각 다른 IO Standard로 설정하여 사용할 수도 있습니다.

각 커넥터별로 전원분리(9개)되어 다양한 주변장치 모듈을 동시에 사용할 수 있으며, Xilinx MIG를 통해 생성한 메모리 컨트롤러를 사용할 수 있도록 설계되어 있습니다.
Trace length matching 설계를 통해 각 컨넥터 Skew를 최소화하였으며 LVDS Impedance Matching되어 LVDS를 지원하여 고속 동작이 가능합니다.
각 커넥터별로 전원분리(9개)되어 다양한 주변장치 모듈을 동시에 사용할수 있으며, Xilinx MIG를 통해 생성한 메모리 컨트롤러를 사용할수 있도록 설계되어 있습니다.
RPS-LX7601, RPS-LX7604 Rapid Prototyping System으로부터 4개의 LVDS 또는 Single Ended 클럭입력을 받을 수 있으며, FPGA에 연결된 16개의 클럭 I/O컨넥터(16개)를 이용하여, 케이블을 통해 클럭 라우팅이 가능합니다. Clock Skew 최소화를 위해 모드상에서 PCB Trace Pattern 길이를 맞추어 설계하여 제품의 동작을 안정화 하였습니다.
SystemACE를 내장하여 CF Card를 이용한 대용량 Configration이 가능하며, JTAG을 통한 ILA 사용이 가능합니다.

강력한 클럭 구조
SoC 프로토타이핑시 다양한 클럭의 공급이 필요하며, 클럭의 지터 및 Skew 발생시 Logic 동작시 심각한 영향을 초래하게 됩니다. RPS-LX7601은 DIP스위치의 설정만으로 1~340MHz출력이 가능한 클럭이 3개와, 31.5~511MHz 출력이 가능한 클럭 1개등 총 4개의 Global Clock을 RPS-760M 모듈로 입력하며, Stacking되는 모듈의 클럭 신호에 따라 PCB Trace Pattern길이를 조정하여, Skew를 최소화하였습니다.
베이스보드로부터의 Global Clock 소스4개를 LVDS 또는 Single Ended 클럭 입력을 받을 수 있으며, 이와는 별도로 각 FPGA에 연결된 16개의 클럭 I/O컨넥터를 이용하여 외부의 Global Clock으로 입력받거나 출력할 수 있습니다.
FPGA및 CPU, I/O을 상호 연결할 수 있는 RapidBus를 사용합니다.
SoC / ASIC 을 개발 시에 상호 연결성(Interconnection)이 가장 중요합니다. RPS-760M은 120핀 RapidBus 컨넥터가 Upper side 4개, lower side에 4개가 장착되어 FPGA 모듈, CPU 모듈, DDR3/DDR2 모듈, PCIexpress 모듈, 디버깅 모듈, 통신모듈, DVI모듈, ADC/DAC모듈, USB, Ethernet, PCI Express, SATA, ARM Core, DVI, Logic analyzer 연결 및 확장용으로 사용하도록 되어 있습니다.
메모리, 인터페이스, 각종 I/O 모듈
RPS-760M RapidBus 컨넥터(120핀) 4~8개를 메모리, FPGA 모듈,CPU 모듈, 디버깅 모듈, 통신모듈, DVI모듈, ADC/DAC모듈, Ethernet, USB, PCI Express, SATA, ARM Core, DVI, Logic analyzer 연결 및 확장이 가능한 구조입니다.
FPGA 프로토타이핑 하고자 할 경우에는 다양한 Peripheral 들이 필요하며, 필요에 따라 어느 커넥터에도 설치할수 있도록 되어야 하며, 모듈에서 필요한 충분한 전류를 공급할 수 있어야 합니다.
RPS-7601, RPS-7604, RPS-7601CT 적용시 블록도
RPS-7601 블록도
RPS-7604 블록도
RPS-7601CT 블록도
검증용 확장 I/O 모듈
|
Item |
Specification |
|
CON 1X1 |
1 connector for stackable height |
|
CON 2X1 |
2 interconnect for 2 horizontal connector |
|
CON 1X2 |
2 interconnect for 2 vertical connector |
|
PROBE HEADER |
HEADER CONNECTORs for Probing - 1 Connector use - 40 header * 4 |
|
PROBE MICTOR |
MICTOR CONNECTORs for Probing - 1Connector use - MICTOR Connector * 4 |
|
32MB NorFLASH |
32MB Nor Flash - Datawidth : 32bit - 1 connector use |
|
64MB SDRAM |
64MB 32bit Mobile SDR SDRAM Module - Datawidth : 32bit - 1 connector use |
|
128MB DDR SDRAM |
128MB 32bit Mobile DDR SDRAM Module - Datawidth : 32bit - 1 connector use |
|
DDR2 SO-DIMM |
DDR2 SO-DIMM for DDR2 SDRAM - Datawidth : 64bit - 2 connectors use |
|
DDR3 SO-DIMM |
DDR3 SO-DIMM for DDR3 SDRAM - Datawidth : 64bit - 2 connectors use |
|
UART/USB2.0 |
2 UART port, USB High-speed GPIF(CY7C68013A) - 1 connector use |
|
Gigabit Ethernet Phy |
Gigabit Ethernet Phy(M88E111) - 1 connector use |
|
PCI Express Phy |
PCI Express Phy 1Lane(PX1011) - 1 connector use |
l 검증용 확장 모듈은 선택 사항입니다.
ARM Core Tile 및 삼성 Core CPU 모듈 인터페이스
|
Item |
Specification | ||
|
S3C6410 (ARM11) Module |
A. S3C6410 CPU B. 128MB mDDR, 1GB NAND, MicroSD Socket C. USB HOST 1port, OTG 1port UART 2port D. 229 GPIO available (2*120pin connectors) E. Connectors are compatible for MFP Series and RPS Series | ||
|
ARM CT11MPCore |
![]() |
Four ARM11 MPCore CPUs with VFP and 32KB L1 caches 1MB of unified L2 cache 2 external multiplexed AXI interfaces Tile form factor High density stacking connectors | |
|
ARM1176 Core Tile |
![]() |
Single ARM1176JZF-S CPU with VFP and 16KB caches and TCMs 128KB of internal AXI RAM ARM *TrustZone Technology On chip ETM11CS with external MICTOR trace connector External multiplexed 64-bit AXI interface | |
|
ARM1136 Core Tile |
![]() |
ARM1136JS-F processor test chip Tile form factor High density stacking connectors Two PISMO™ connectors for memory expansion boards | |
|
ARM926 Core Tile |
![]() |
ARM926EJ-S processor test chip Tile form factor High density stacking connectors Two PISMO™ connectors for memory expansion boards | |
|
ARM7 TDMI |
![]() |
ARM7TDMI processor test chip Tile form factor High density stacking connectors Two PISMO™ connectors for memory expansion boards | |
|
TI DSP TMS320C6416 Module |
|
TI DSP TMS320C6416 SDRAM included | |
|
Core Tile Adaptor |
|
ARM Core Tile to FPGA Modules | |
























































































































































