휴인스

HOME
제품소개
제품솔루션
Soc 솔루션

RPS-Z7020M

Dual Cortex-A9 Processor

DDR3, NAND/NOR, Gigabit Ethernet, SPI, USB, ADC, PCIe,
UART, DMA, GPIO, AXI Bus

Programmable Logic: 1.3million ASIC gates

DDR3 Memory (1G-Bytes), SPI, NAND/NOR are included

Zynq7000 칩의 Programmable Logic 내에서 AXI Bus Prototyping

Tile Interface: RPS-7V2000TX, RPS-Zynq7000 Board 보드장착

산업용 ARM Core Module

<IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' style="VERTICAL-ALIGN: middle; CURSOR: pointer" name=target_resize_image[] src="http://huins.com/_data/_editor/1003/2040968486_161da8fd_square_arrow.gif" tmp_width="14" tmp_height="16" > 제품소개 ▪ Zynq Z-7020은 Processing System (PS) 영역과 Programmable Logic (PL)영역으로 되어 있으며, Processing System 영역에는 ARM Cortex A9 Dual 프로세서, DDR3, NAND/NOR, Gigabit Ethernet, SPI EEPROM, USB OTG, UART, DMA, GPIO, AXI Bus를 포함하고 있으며, Programmable Logic영역은 130만 ASIC Gates의 FPGA와 FPGA내부에 PCIe, ADC를 포함하고 있습니다. Processing System 영역의 Cortex A9은 AXI Bus Matrix를 통하여 FPGA내의 User Logic을 제어 할 수 있도록 되어 있으며, 기본적으로 DDR3, SPI EEPROM, USB OTG 등을 지원하고 있습니다. 사용자는 FPGA내에 IP를 추가하여 원하는 회로를 구현할 수 있습니다. ▪ RPS-Z7000M 은 Processing System 영역과 Programmable Logic 영역을 지원하는 XilinX Z7020 칩과 DDR3 Memory, SPI EEPROM, Gigabit Ethernet, USB OTG, UART, SDIO, ARM Debug port를 탑재하고 있습니다. ▪ RPS-Z7000M은 Programmable Logic 의 I/O pins 200 핀을 240pin connector (Tile Interface)를 통하여 다른 보드에 연결 할 수 있도록 구성되어 있습니다. ▪ RPS-Z7000M은 RPS-Zynq7000 Base Board와 연결되며, Base Board에는 5” TFT LCD, Camera, AC97, PCIe, HDMI, Wifi, Bluetooth, 7-Segment, Text-LCD, GPIO(LED, Push Button, DIP Switch), User Expansion pin이 있습니다. ▪ Zynq Z-7020 은 Cortex A15 Core와 FPGA 영역 내에서 AXI Bus System을 내장하고 있어 산업용, 의료용, 시스템제어용, 자동차용등의 설계를 할 수 있습니다. ▪ 또한 120핀 Samtec Connector로 구성된 Tile Interface를 포함하고 있습니다. ▪ AXI Bus와 연결되는 RTL IP를 개발하기 위해서는 최신 ARM Processor와 용량이 큰 FPGA가 필요합니다. ▪ Zynq7000 XC7Z020에 내장된 FPGA는 최대 130만 ASIC 게이트를 내장 가능하고, Zynq7000칩에 내장된 Cortex-A9은 AXI Interface로 Zynq7000칩 내부 FPGA와 연결되어 있습니다. - Zynq 7000 내부 블록도 <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins.com/_data/_editor/1208/32354894_f57f0144_rps-z7000-1.jpg" > <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins.com/_geditor/icons/empty.gif" > - Zynq 7000 제품군 <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins.com/_data/_editor/1208/32354894_8c32ac5d_rps-z7000-2.jpg" >

<IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' style="VERTICAL-ALIGN: middle; CURSOR: pointer" name=target_resize_image[] src="http://huins.com/_data/_editor/1003/2040968486_161da8fd_square_arrow.gif" tmp_height="16" tmp_width="14" > 블록도 <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins2.designpixel.or.kr/_data/_editor/1301/2039136698_ea7fbd57_158p.jpg" > <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins2.designpixel.or.kr/_data/_editor/1301/2039136698_fe072583_58p.jpg" > <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins.com/_data/_editor/1208/32354894_0275d354_59p.jpg" > ▪ Tile Interface 200pins connector 에는 제어를 위하여 180핀의 I/O가 있으며, 나머지는 Clock Source와 PLL 이 각각 2개가 됩니다. ▪ 1개의 Clock Source는 Dual Coretex-A9에 33MHz Clock을 공급하고, 나머지 Clock Source는 FPGA에 Clock (10~200MHz)을 공급합니다. FPGA에 공급하는 Clock은 Base board가 FPGA 모듈일 때 유용합니다. ▪ Reset Signal은 CPLD를 통해서 Base board, Dual Coretex-A9, FPGA로 동시에 공급이 됩니다.Base board가 FPGA 모듈일 때 ,Zynq-7000 칩의 FPGA 영역은 Reset Signal을 FPGA 모듈과 주고 받을 수 있도록 하였습니다. Zynq-7000 칩의 FPGA 영역과 FPGA 모듈과 서로 동기화를 맞추는데 유용합니다. 
 - RPS-Zynq7000을 사용한 설계 <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins.com/_data/_editor/1208/32354894_5b2ef338_58p.jpg" > ▪ RPS-Z7020M의 전원은 Base board 5V 전원을 받아 동작하며, Processor 영역에서 Clock을 받아 내부 PLL Block으로 DDR3, Cortex-A9, AXI Bux Matrix, USER IP가 동작하는데 필요한 Clock을 만들어 냅니다. Processor 영역은 DDR3, SPI EEPROM, SRAM과 바로 연결되어 있어서, Cortex-A9 프로세서가 빠른 속도로 동작하도록 합니다. ▪ Cortex-A9은 최대 400 MHz로 동작하며 RPS-Z7000M에 있는 Reset Push button에 의해 Reset Signal이 발생되거나, Tile Interface에서 오는 Reset Signal을 받아 Reset을 할 수 있습니다. ▪ RPS-Z7000M에 있는 ARM Debug Port가 있어서 DStream과 같은 Debugging 장치를 사용할 수 있습니다. ▪ FPGA 영역 안에서는 AXI 관련된 Bus Matrix, IP를 Prototyping할 수 있습니다. 예를 들면, TFTLCD 패널을 사용하기 위한 User IP 를 Programmable Logic 영역에 넣을 경우 TFTLCD 관련 RGB신호와 제어 신호가 Tile Interface로 출력되고, Base board에 있는 TFTLCD 패널을 동작시키게 됩니다.