휴인스

HOME
제품소개
제품솔루션
ARM솔루션

LogicTile Express

Versatile Express family 개발 플랫폼은 차세대 시스템
-온-칩(SoC) 디자인을 프로토타입 하는데 우수한 환경을
제공

다양한 plug-in daughterboard와 소트트웨어 어플리케
이션으로 개발과 debugging 제공

초기 디바이스 드라이버와 소프트웨어 개발이 가능하며
LogicTile Express군은 evaluation과 대용량 유저주변장
치로직프로토타입을 위해 Motherboard uATX에서 사용
되는 daughterboard

<?xml:namespace prefix = o /><o:p><IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' style="VERTICAL-ALIGN: middle; CURSOR: pointer" onclick=image_window(this) name=target_resize_image[] src="/_data/_editor/1003/2040968486_f03bf25a_square_arrow.gif" tmp_width="0" tmp_height="0" > 제품소개 </o:p> 
▪ 유저 프로토타이핑을 위한 대용량 ASIC gate를 가지며 FPGA이나 유저 IO 확장이 가능한 구조를 가지고 있고 AXI 기능 구현이 가능하며 디버깅 지원을 위한 ARM JTAG과 Trace 커넥터를 가지고 있습니다. ▪ 외부 AXI 마스터와 슬레이브 포트는 LogicTile Express 는 CoreTileExpress와 함께 외부 AXI 마스터와 슬레이브 포트를 이용하여 사용자 프로토타이핑을 할 수 있도록 합니다. 이는 주변장치 하드웨어 설계를 검증할 때나 실제 프로세서에 근접한 실-시간으로 소프트웨어/디바이스 드라이버 개발을 할 때 유용합니다. <?xml:namespace prefix = o ns = "urn:schemas-microsoft-com:office:office" /><o:p><IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' style="VERTICAL-ALIGN: middle; CURSOR: pointer" onclick=image_window(this) name=target_resize_image[] src="/_data/_editor/1003/2040968486_f03bf25a_square_arrow.gif" tmp_width="0" tmp_height="0" > 제품특징 <IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' src="http://huins.com/_data/_editor/1208/32354894_0b81c11c_3mg_13mg.jpg" > </o:p>

<o:p><IMG name='target_resize_image[]' onclick='image_window(this)' style='cursor:pointer;' style="VERTICAL-ALIGN: middle; CURSOR: pointer" onclick=image_window(this) name=target_resize_image[] src="http://huins.com/_data/_editor/1003/2040968486_f03bf25a_square_arrow.gif" tmp_width="0" tmp_height="0" > 응용설계</o:p> ▪ ZBT RAM에 대한 2개의 독립된 뱅크는 하나의 64bit 메모리 혹은 두 개의 32bit 메모리로 구현된다. ZBT 의 타이밍은 내부 Si 메모리처럼 보이도록 한다. ▪ PISMO2 connector는 daughterboard의 점퍼로 선택되는 다양한 I/O 전압에서 Dynamic. NOR, NAND 메모리 모듈 사용을 가능하게 합니다. PISMO2 connector는 사용자의 특정 솔루션을 위해 보드를 개발하는 곳에도 사용될 수 있습니다. 예를 들어, 모뎀 혹은 다른 시스템에 대한 connector 혹은 인터페이스 등. ▪ PCIe와 SATA에 대한 부가 지원은 다른 third party IP 블록 혹은 XILINX의 내장된 gigabit transceivers (MGTs) 사용하여 구현됩니다. PCIe 인터페이스는 통합되어 있는 Phy와 PIPE 인터페이스를 사용하고 내장된 EndPoint를 이용할 수 있습니다. ▪ FPGA의 다중화된 AXI 인터페이스는 빠른 기능 검증과 디바이스 드라이버 소프트웨어 개발을 목적으로 ARM 프로세서(CoreTile Express daughterboard를 통해서)에 연결되는 AXI 컴포넌트에 대한 프로토타입을 허용합니다.